・ご受講にあたり、環境の確認をお願いしております。
お手数ですが下記公式サイトからZoomが問題なく使えるかどうか、ご確認下さい。
→
確認はこちら
＊Skype／Teams／LINEなど別のミーティングアプリが起動していると、Zoomでカメラ・マイクが使えない事があります。お手数ですがこれらのツールはいったん閉じてお試し下さい。
→
音声が聞こえない場合の対処例
・Zoomアプリのインストール、Zoomへのサインアップをせずブラウザからの参加も可能です
→
参加方法はこちら
→※一部のブラウザーは音声（音声参加ができない）が聞こえない場合があります、
必ず
テストサイトからチェック下さい。
対応ブラウザーについて（公式）;コンピューターのオーディオに参加に対応してないものは音声が聞こえません
申込み時に（見逃し視聴有り）を選択された方は、見逃し視聴が可能です。
（クリックして展開「▼」）
・原則、開催5営業日後に録画動画の配信を行います（一部、編集加工します）。
・視聴可能期間は配信開始から1週間です。
（GWや年末年始・お盆期間等を挟む場合、それに応じて弊社の標準配信期間の設定を延長します。）
セミナーを復習したい方、当日の受講が難しい方、期間内であれば動画を何度も視聴できます。
尚、閲覧用URLはメールでご連絡致します。
※万一、見逃し視聴の提供ができなくなった場合、
（見逃し視聴あり）の方の受講料は（見逃し視聴なし）の受講料に準じますので、ご了承下さい。
→こちらから問題なく視聴できるかご確認下さい（テスト視聴動画へ）パスワード「123456」
セミナーポイント
■はじめに
世界中の先端ロジック半導体の生産を一手に担う台湾TSMCが200億円弱を投じて3D-ICの研究開発拠点を日本に建設するとの話がでてから一年以上経過した。ムーアの法則の次なるテクノロジードライバーは何か？数々の有望なデバイスの研究開発が進められている中で、今後も半導体産業ではSiが主役であり、その後は集積回路を積み重ねて三次元構造にした3D-ICが性能のスケーリングを牽引するとの見方が多い。
本講座では、3D-ICを中心とした先端の半導体パッケージング技術に焦点を当て、最近の研究開発動向を詳解する。また、世界最大の半導体パッケージング技術の国際会議であるECTCで2022年6月に発表される最新の内容についても紹介する。さらに、先端半導体パッケージング技術を駆使してフレキシブルエレクトロニクスの高性能化を志向したフレキシブル・ハイブリッド・エレクトロニクス（FHE）についても解説する。
■想定される主な受講対象者
材料メーカー、半導体製造装置メーカー、
次世代デバイスの設計・研究開発・生産製造に携わる方（初心者から中級者まで）。
新たに半導体パッケージングや3D-ICの研究開発に取り組むことになった方々や
新人への研修などを目的としてもかまいません。
■本セミナーに参加して修得できること
・先端半導体パッケージを俯瞰した基礎知識
・3D-IC/TSV技術の詳細
・3D-ICとFOWLPの比較、課題の理解、今後取り組むべき研究開発の方向性
・FHE（フレキシブル・ハイブリッド・エレクトロニクス）によるフレキシブルデバイスの高性能化
セミナー内容
１. 先端半導体パッケージの背景
1.1 三次元積層型集積回路(3D-IC)と Fan-Out Wafer-Level Packaging (FOWLP)との比較
２. 3D-IC
2.1 3D-ICの概要と歴史
2.2 3D-ICの分類
2.2.1 積層対象による分類（Wafer-on-Wafer vs. Chip-on-Wafer）
2.2.2 積層形態による分類（Face-to-Face & Back-to-Face）
2.2.3 TSV形成工程による分類（Via-Middle vs. Via-Last）
2.2.4 接合方式による分類等
2.3 TSV形成技術
2.3.1 高異方性ドライエッチング（Bosch etch vs. Non-Bosch etch）
2.3.2 TSVライナー絶縁膜堆積
2.3.3 バリア／シード層形成
2.3.4 ボトムアップ電解めっき
2.4 チップ／ウエハ薄化技術
2.5 テンポラリー接着技術
2.6 アセンブリ・接合技術
2.6.1 微小はんだバンプ接合技術とアンダーフィル
2.6.2 SiO2-SiO2直接接合
2.6.3 Cu-Cuハイブリッドボンディング
（ECTC2021〜ECTC2022で発表された約50件の論文も解説）
2.6.4 液体の表面張力を用いた自己組織化チップ実装技術
３. チップレット: AMD社やNVIDIA社の例を挙げて
４. 各社の先端半導体パッケージング技術の開発動向
4.1 ソニー社イメージセンサの接合技術
4.2 新光電気社のインターポーザ技術”i-THOP”
4.3 三次元DRAM技術”HBM”
4.4 TSMC社のFOWLP技術”InFO”
4.5 TSMC社のChip-on-Wafer積層技術”CoWoS”
4.6 Intel社のSi Bridge技術”EMIB”
4.7 Intel社の3D-IC/TSV技術”Foveros”
５. FOWLP
5.1 FOWLPの概要と歴史
5.2 FOWLPの分類（Die-first, RDL-first, InFO）と特徴
5.3 FOWLPの課題
5.4 FOWLPの研究開発動向
（ECTCで発表されたここ10年間の研究の推移を中心に)
６. フレキシブルハイブリッドエレクトロニクス（FHE）
７. 多様化する半導体パッケージング
８. 国際会議ECTCにおける今年と来年の動向
９. おわりに
講師紹介
【略歴】
・2004年8月〜2010年3月
東北大学 大学院工学研究科 バイオロボティクス専攻にて助手／助教を務め、
自己組織化実装技術の研究開発とTSVを用いた三次元積層型チップの研究に従事。
・2010年4月から現在まで
東北大学未来科学技術共同研究センター(NICHe)にて准教授を務め、
三次元スーパーチップLSI試作製造拠点GINTI(Global INTegration Initiative)にて、
ビアラスト方式で300mmウエハを用いた3D-ICの試作研究に従事。
・2016年3月〜2017年7月
米国UCLA Electrical Engineering DepartmentのCenter for Heterogeneous
Integration and Performance Scaling (CHIPS)にて客員教員を務め、FOWLPを用
いたフレキシブル・ハイブリッド・エレクトロニクスの研究に従事。
・2016年8月から現職
【専門】
・半導体実装工学
・高分子材料科学
【本テーマ関連学協会での活動】
IEEE Electronic Components and Technology Conference (ECTC)/ Program Committee of Interconnections 2014〜現在
IEEE EPS Heterogeneous Integration Roadmap 2019 Edition
Chapter 22: Interconnects for 2D and 3D Architectures / Key Contributor
IEEE EPS (Electronics Packaging Society) Japan Chapter / Committee Member 2021年〜
エレクトロニクス実装学会 理事 2021年6月〜
サイトマップ
よくあるお問合せ
リクエスト
セミナー会場へのアクセス
