先端半導体パッケージングの技術トレンド

IEDMやECTCで発表されたハイブリッド接合や
チップレットインテグレーション技術を中心に、
FOWLP、3D-IC/TSVから各種インターポーザ、ハイブリッド接合まで
～材料を含めた個別プロセスを詳細に解説～

＜Zoomによるオンラインセミナー:見逃し視聴あり＞

講師

東北大学 大学院工学研究科　機械機能創成専攻　准教授 博士（工学） 　福島 誉史 氏

日時・会場・受講料

●日時　2024年7月19日（金）　10:30-16:30
●会場　会場での講義は行いません。
●受講料
　　【オンラインセミナー（見逃し視聴なし）】：1名47,300円(税込（消費税10％）、資料付)
　　＊1社2名以上同時申込の場合、1名につき36,300円

　　【オンラインセミナー（見逃し視聴あり）】：1名52,800円(税込（消費税10％）、資料付)
　　＊1社2名以上同時申込の場合、1名につき41,800円

　　　　　 ＊学校法人割引；学生、教員のご参加は受講料50％割引。→「セミナー申込要領・手順」を確認下さい。

　●録音・録画行為は固くお断り致します。

■ セミナーお申込手順からセミナー当日の主な流れ　→

※配布資料等について

●配布資料はPDF等のデータで配布致します。ダウンロード方法等はメールでご案内致します。
・配布資料に関するご案内は、開催1週前～前日を目安にご連絡致します。
・準備の都合上、開催1営業日前の12:00までにお申し込みをお願い致します。
　（土、日、祝日は営業日としてカウント致しません。）
・セミナー資料の再配布は対応できかねます。必ず期限内にダウンロードください。

●当日、可能な範囲でご質問にお答えします。（全ての質問にお答えできない可能性もございます。何卒ご了承ください。）
●本講座で使用する資料や配信動画は著作物であり、無断での録音・録画・複写・転載・配布・上映・販売などは禁止致します。
●ご受講に際しご質問・要望などございましたら、下記メールアドレス宛にお問い合わせください。
req@johokiko.co.jp

セミナーポイント

■はじめに
世界中の先端ロジック半導体の生産を一手に担う台湾TSMCが200億円弱を投じてつくば市に設立した3DIC研究開発センターの開所式が2022年6月に行われ、熊本県の第1工場の開所式が2024年2月に続き、2024年末までに稼働するという。また、第2工場の建設まで発表され、政府が最大1.2兆円の補助を出し、6nmテクノロジーの量産を行うと言う。
一方、2nm半導体に取り組むラピダスに対して政府は先行の700億円＋2600億円に加え2024年4月初旬には5900億円、国から計9200億円の支援が決定し、従来の「ファブ（Fab）」に代わる半導体工場の独自の呼称イーム（IIM：Innovative Integration for Manufacturing）の建設が進んでおり、2027年には量産する計画と発表している。並行して、2025年のパイロット生産の段階で、パッケージングの機能も一部実装することを目指すと言っており、NEDOポスト５Ｇ情報通信システム基盤強化研究開発事業／先端半導体製造技術の開発では最大535億円の委託がラピダスに対して国が投資すると見られている。
また、宮城県でも台湾の大手半導体ファンドリ力晶積成電子製造（PSMC: Powerchip Semiconductor Manufacturing Corporation)が工場建設を行うことを2023年11月に発表し、PSMC、SBIホールディングス、宮城県、およびPSMCとSBIホールディングスが準備会社として設立したJSMCの4者で覚書を締結したのも記憶に新しい。彼らも半導体チップの三次元実装技術Wafer-on-Wafer (WoW)により、メモリとロジックのウエハ積層によって低消費電力化を目指すと言う。
このように半導体の積極投資が国内で加速しており、半導体のさらなる微細化を目指す一方で、三次元実装を中心とした先端半導体パッケージングに対する期待が非常に大きい。本講座では、3D-IC／チップレットを中心とした先端の半導体パッケージング技術に焦点を当て、信頼性解析技術も加えて、TSVやFOWLP、各種インターポーザやハイブリッド接合技術に関する基礎的な話から最近の研究開発動向を詳解する。また、世界最大の半導体パッケージング技術の国際会議であるECTCで2024年5月に発表される最新の内容についても紹介する。最後に、ハイエンドのデバイスのみならず、心拍数や溶存酸素濃度（SpO2）、心電図などの生体情報をモニタリングするウェアラブル機器にも最先端の半導体パッケージング技術は使われており、この分野の鍵を握るフレキシブル・ハイブリッド・エレクトロニクス（FHE）についても解説する。

■想定される主な受講対象者
材料メーカー、半導体製造装置メーカー、次世代デバイスの設計・研究開発・生産製造に携わる方（初心者から中級者まで）。
新たに半導体パッケージングや3D-IC／チップレット、ハイブリッド接合の研究開発に取り組むことになった方々や
新人への研修などを目的としてもかまいません。

■本セミナーに参加して修得できること
・先端半導体パッケージを俯瞰した基礎知識
・TSV技術の詳細（TGV: Through-Glass Viaについても紹介します）
・3D-ICとFOWLPの比較、課題の理解、今後取り組むべき研究開発の方向性
・3D-ICの信頼性解析技術
・各種インターポーザ技術やハイブリッド接合技術の基礎と先端研究
・3D-IC/チップレットのアプリケーションについて
・FHE（フレキシブル・ハイブリッド・エレクトロニクス）の研究動向

セミナー内容

1．先端半導体パッケージの研究開発動向

　Fan-Out Wafer-Level Packaging (FOWLP)とChip-on-Wafer-on-Substrate (CoWoS)からチップレット、
　2.xDアーキテクチャ、ハイブリッド接合への展開を中心に。

　1.1　FOWLP
　1.2　FOWLPの概要と歴史
　1.3　FOWLPの分類（Die-first, RDL-first, InFO）と特徴
　1.4　FOWLPの課題
　1.5　FOWLP の研究開発動向

2．3D-IC／チップレット

　2.1　3D-ICの概要と歴史
　2.2　3D-ICの分類
　　　　2.2.1　モノリシックvs.マルチリシック
　　　　2.2.2　積層対象による分類（Wafer-to-Wafer vs. Chip-to-Wafer）
　　　　2.2.3　積層形態による分類（Face-to-Face vs. Back-to-Face）
　　　　2.2.4　TSV形成工程による分類（Via-Middle vs. Via-Last）
　　　　2.2.5　接合方式による分類（マイクロバンプ接合 vs. ハイブリッド接合）
　2.3　TSV形成技術と信頼性評価技術
　　　　2.3.1　高異方性ドライエッチング
　　　　2.3.2　TSVライナー絶縁膜堆積
　　　　2.3.3　バリア／シード層形成
　　　　2.3.4　ボトムアップ電解Cuめっき
　　　　2.3.5　Cu-CMP
　　　　2.3.6　TSVの新展開と微細化について
　　　　2.3.7　TGV (Through-Glass Via)
　2.4　ウエハ薄化技術と信頼性評価技術
　2.5　テンポラリー接着技術と信頼性評価技術
　2.6　チップ／ウエハ接合技術と信頼性評価技術
　　　　2.6.1　マイクロバンプ接合とアンダーフィル
　　　　2.6.2　SiO2-SiO2直接接合
　　　　2.6.3　Cu-Cuハイブリッド接合
　　　　2.6.4　液体の表面張力を使用した自己組織化チップ接合技術
　2.7　2.xDアーキテクチャと3D-IC／チップレットのアプリケーション
　　　　2.7.1　2.5Dシリコンインターポーザ（Intel社Foverosを中心に）
　　　　2.7.2　2.3D有機RDLインターポーザ
　　　　2.7.3　SiブリッジEMIB（Embedded Multi-Die Interconnect Bridge）
　　　　2.7.4　チップレットコンソーシアムの新構造Siブリッジ
　　　　2.7.5　三次元イメージセンサ（Sony社の発表内容を中心に）
　　　　2.7.6　三次元DRAM（HBM: High-Bandwidth Memory）for GPU
　　　　2.7.7　三次元マイクロプロセッサ（AMD社3D V-Cacheを中心に）

3．フレキシブル・ハイブリッド・エレクトロニクス（FHE）

4．おわりに

講師紹介

【略歴】
・2004年8月～2010年3月
東北大学 大学院工学研究科 バイオロボティクス専攻にて助手／助教を務め、
自己組織化実装技術の研究開発とTSVを用いた三次元積層型チップの研究に従事。

・2010年4月から現在まで
東北大学未来科学技術共同研究センター(NICHe)にて准教授を務め、
三次元スーパーチップLSI試作製造拠点GINTI(Global INTegration Initiative)にて、
ビアラスト方式で300mmウエハを用いた3D-ICの試作研究に従事。

・2016年3月～2017年7月
米国UCLA Electrical Engineering DepartmentのCenter for Heterogeneous
Integration and Performance Scaling (CHIPS)にて客員教員を務め、FOWLPを用
いたフレキシブル・ハイブリッド・エレクトロニクスの研究に従事。

・2016年8月から現職
ハイブリッド接合等、3D-IC・チップレット集積技術に関する研究に従事。

【専門】
・半導体実装工学
・高分子材料科学

【本テーマ関連学協会での活動】
IEEE Electronic Components and Technology Conference (ECTC)/Program Committee of Interconnections 2014～現在
IEEE EPS Heterogeneous Integration Roadmap 2019 Edition
Chapter 22: Interconnects for 2D and 3D Architectures/Key Contributor
IEEE EPS (Electronics Packaging Society) Japan Chapter/Committee Member 2021年～
エレクトロニクス実装学会　理事 2021年6月～2023年5月
3D・チップレット研究会　委員 2023年4月～