半導体製品におけるDFT（Design For Test）│セミナー2026│基礎から2.5D/3D IC応用

■本セミナーの受講形式（会場／Zoom両アイコンある場合は受講形式選択可）

zoom ……Zoomオンライン受講

見逃し視聴あり ……見逃し視聴選択可

〇チップの高集積化、2.5D/3D-IC化にも対応！
〇基礎から応用まで包括的に学ぶことで、テスト実装の容易化とコスト最適化に繋げる。

講師

サクセスインターナショナル株式会社　技術顧問　丸尾和幸氏

日時・受講料・お申込みフォーム

●日時：2026年8月26日(水)　13:00-17:00　＊途中、小休憩を挟みます。

●受講料：
【オンライン受講（見逃し視聴なし）】：1名 46,200円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき35,200円

【オンライン受講（見逃し視聴あり）】：1名 51,700円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき40,700円
＊「見逃し視聴あり」でお申込の場合、当日のご参加が難しい方も後日セミナー動画の視聴が可能です。

＊学校法人割引：学生、教員のご参加は受講料50％割引。→「セミナー申込要領・手順」を確認ください。
＊5名以上でのお申込の場合、更なる割引制度もございます。
　ご希望の方は、以下より別途お問い合わせ・お申込みください。
　req@*********（*********にはjohokiko.co.jpを入れてください）

■ セミナーお申込手順からセミナー当日の主な流れ　→

お申込みはこちらから

商品コード：AD260821

配布資料・講師への質問など

●配布資料は、印刷物を郵送で1部送付いたします。
・お申込みの際にお受け取り可能な住所を必ずご記入ください。
・郵送の都合上、お申込みは4営業日前までを推奨します。（土、日、祝日は営業日としてカウントしません。）
・それ以降でもお申込みはお受けしておりますが（開催1営業日前の12:00まで）、その場合、テキスト到着がセミナー後になる可能性がございます。ご了承の上お申込みください。
・資料未達の場合などを除き、資料の再配布はご対応できかねますのでご了承ください。

●当日、可能な範囲でご質問にお答えします。（全ての質問にお答えできない可能性もございます。何卒ご了承ください。）
●ご受講に際しご質問・要望などございましたら、下記メールアドレス宛にお問い合わせください。
req@*********（*********にはjohokiko.co.jpを入れてください）

＊5名以上でのお申込の場合、更なる割引制度もございます。
　ご希望の方は、以下より別途お問い合わせ・お申込みください。
　req@*********（*********にはjohokiko.co.jpを入れてください）

オンラインセミナーご受講に関する各種案内（必ずご確認の上、お申込みください。）

PC／タブレット／スマートフォンなど、Zoomが使用できるデバイスをご用意ください。

インターネット回線速度の目安（推奨）　下り：20Mbps以上

開催が近くなりましたら、Zoom入室URL、配布資料、当日の流れなどをメールでご連絡いたします。開催前日（営業日）の12：00までにメールが届かない場合は必ず弊社までご一報ください。

⇒よくある事例として「弊社ドメイン（johokiko.co.jp）のメールがスパム扱いとなっている」「メールアドレスのご記載ミス」などがございます。お申込み後にフォームへご記載いただいたメールアドレスへ自動返信メールを送信しますので、こちらのメールが受信できない場合、弊社からのZoom入室URLや配布資料のご案内メールもお届けすることができなくなってしまいます。予め受信できる設定にお願いいたします。
※メールアドレスの記載誤りについては、以下へご連絡お願いいたします。
req@*********（*********にはjohokiko.co.jpを入れてください）

受講者側のVPN、セキュリティ設定、通信帯域などのネットワーク環境ならびに使用デバイスの不具合については弊社では対応いたしかねますので予めご了承ください。

講座で使用する資料や配信動画は著作物であり、無断での録音・録画・複写・転載・配布・上映・販売などは禁止いたします。また、申込者以外の受講・動画視聴は固くお断りいたします（代理受講ご希望の際は、開催前日までに弊社までご連絡お願いします）。

Zoom使用に関する注意事項（クリックして展開）

公式サイトから必ず事前のテストミーティングをお試しください。

→ 確認はこちら
→Skype／Teams／LINEなど別のミーティングアプリが起動していると、Zoomで音声が聞こえない、カメラ・マイクが使えないなどの事象が起きる可能性がございます。お手数ですが、これらのアプリは閉じた状態にてZoomにご参加ください。
→音声が聞こえない場合の対処例

Zoomアプリのインストール、Zoomへのサインアップをせずブラウザからの参加も可能です。

→参加方法はこちら
→一部のブラウザは音声が聞こえないなどの不具合が起きる可能性があります。
対応ブラウザをご確認の上、必ず事前のテストミーティングをお願いします。
（iOSやAndroidOS ご利用の場合は、アプリインストールが必須となります）

申込み時に（見逃し視聴あり）を選択された方は、見逃し視聴が可能です。（クリックして展開）

見逃し視聴ありでお申込みされた方は、セミナーの録画動画を一定期間視聴可能です。

セミナーを復習したい方、当日の受講が難しい方、期間内であれば動画を何度も視聴できます。

原則、遅くとも開催4営業日後までに録画動画の配信を開始します（一部、編集加工します）。

視聴期間はセミナー開催日から4営業日後を起点に1週間となります。

ex）2/6（月）開催セミナー → 2/10（金）までに配信開始 → 2/17（金）まで視聴可能
→見逃し視聴について、こちらから問題なく視聴できるかご確認ください。（テスト視聴動画へ）パスワード「123456」

＜見逃し視聴ご案内の流れ・配信期間詳細＞

メールにて視聴用URL・パスワードを配信します。配信開始日を過ぎてもメールが届かない場合は必ず弊社までご連絡ください。

準備出来しだい配信いたしますので開始日が早まる可能性もございます。その場合でも終了日は変わりません。上記例の2/6開催セミナーの場合、2/8から開始となっても2/17まで視聴可能です。

GWや年末年始・お盆期間などを挟む場合、それに応じて弊社の標準配信期間設定を延長します。

原則、配信期間の延長はいたしません。

万一、見逃し視聴の提供ができなくなった場合、（見逃し視聴あり）の方の受講料は（見逃し視聴なし）の受講料に準じますので、ご了承ください。

セミナーポイント

■はじめに：
　半導体製品において、テストエスケープ（不良品流出）ゼロを実現するためには、故障検出率を100%に近づけるDFT（Design for Testability）技術が不可欠です。基本技術（SCAN-ATPG、BIST、JTAGなど）は確立しているものの、チップの高集積化や2.5D/3D-IC化が進むにつれて、従来の技術ではテスト実装が困難になり、テストコストが膨大化するという新たな課題が生じています。
　本講座は、この課題に対応するため、EDAツールによる自動化で設計エンジニアにとってブラックボックス化しているDFT技術をホワイトボックス化することを目的としています。

■受講対象者：
・DFTエンジニア
・半導体テストエンジニア
・半導体製品QAエンジニア
・SoC, 2.5D, 3D-IC 論理設計フローにおいて論理合成以降（ミドルエンド～バックエンド）に関わるエンジニア
・半導体デバイスの検査、測定に関心のある方

■必要な予備知識：
デジタル回路（論理回路）をある程度理解できること

■本セミナーで習得できること：
　本講座を受講することにより、受講者は半導体設計フロー（RTL〜論理合成〜配置配線～サインオフ）におけるDFTの役割と位置づけを深く正確に理解・把握できるようになります。さらに、2.5D/3D-ICを含めた半導体製品に対するテスト実装の容易化とテストコストの最適化の実現方法を理解することができます。

セミナー内容

１．DFT概要
　1）出荷テスト（Manufacturing Test）の意義
　2）半導体テストにおけるDFTの重要性

２．ロジックテスト
　1）Functional Test と Structural Test
　2）SCAN Testと ATPG
　3）圧縮SCAN：テストコスト削減のため
　4）BIST（Build-In Self Test）：車載半導体では必須の技術　

３．メモリテスト
　1）Functional Test と Structural Test
　2）Memory BIST：組み込みメモリのテストとしては必須となる技術。

４．ボードレベルのDFT
　1）JTAG: IEEE1149: ボードレベルテストのIEEE標準
　2）BoundarySCAN：ボードレベルテストを実現するためのDFT技術

５．DFTの大規模SoC対応
　1）階層SCAN
　2）階層BIST

６．DFTの2.5D/3D IC への応用
　1）SCANテストの2.5D/3D対応
　2）BISTの2.5D/3D対応

７．まとめ

＜質疑応答＞