技術・研究開発セミナー・技術書籍なら情報機構

アナログ回路シミュレータ Spiceの使い方 書籍

アナログ回路設計現場における

Spice回路シミュレータの理論と使い方

~実践のための解析アルゴリズム理解と具体的応用~


著者

トレメンダステック 代表  小川 公裕 著

<執筆者紹介>
1980~2015 ソニー株式会社
2016 以降 個人事業主( トレメンダステック) 登録
Solido 社 日本の技術担当を経験
ホロール・テクノロジー(株) シニアエンジニア
http://www.holortech.com/
サクセス インターナショナル社 技術顧問
https://www.success-int.co.jp/

発刊・体裁・価格

発刊  2020年10月27日  定価  40,700円 (税込(消費税10%))
体裁  B5判 216ページ  ISBN 978-4-86502-198-1   →詳細、申込方法はこちらを参照

→書籍を購入された方へ(アンケートのお願い)
→PDFパンフレットを見る

アナログ回路設計現場におけるSpice回路シミュレータの理論と使い方 書籍

本書籍申し込みはこちらから → 

本書のポイント

★アナログ電子回路シミュレーションの重要性は年々増大しているにもかかわらず、その使い方のノウハウは伝承されていない!?
★従来の書籍とは異なり「Spiceの賢い効率的な使い方ノウハウ」という視点から執筆された、設計現場や関係部署に置いておきたい1冊です!


○長年設計者の近くで Spiceを実際に様々な目的で使って来た著者の経験から、
 「これはやってはいけない」「パラメータ設定はこう考えましょう」
 といった現場でのノウハウ・及びその根拠・理由を、理論をふまえて詳述。

○Spiceを使いこなすには避けて通れない、難解なアルゴリズムを例題を通じて理解。
 教科書的ではなく、現場でどのようにアルゴリズムが使われているのか、理論と実践を結び付けて解説。

○高速インターフェース・CMOSイメージセンサ等、著者の経験による各種応用例を掲載。

本書のねらい

 Spiceは1960年代から研究され、1975 年にSpice2という1つの代名詞が世に出てから既に45年が経過している。EDA(Engineering Design Automation 或いは Electric DesignAutomation)の世界でも最古のツールといえる。1980年代頃までは、世界の半導体設計関係の会社では夫々独自に内製Spiceの研究開発が行われ、日本においても大手半導体メーカーでは、ほぼ全社が自前のSpiceを開発し自社内で使っていた。
 しかし現在では、Spiceは海外の市販ツールに駆逐され、自前でツールを開発・使用しているという話ははほとんど聞かなくなった。それと同時に、特に日本では、かつて自前ツールを開発していた研究者の高齢化と共に、より賢い効率的な Spiceの使い方といったノウハウが失われつつあるが、現在のLSI 設計現場でも Spiceそのものの重要性はいささかも衰えておらず、むしろ年々増大の一途を辿っているのが現状である。
 これまで Spiceにまつわる本は数多く出版されている。それらは大別すると、①主にアルゴリズムの面から理論を解説する、どちらかというと Spiceの研究開発者向けのもの、②ネットリストの規則やコマンドの説明、実行方法など、どちらかというと利用マニュアル的なもの、③初心者向けの入門書 が大半であり、そのような失われつつある生々しいノウハウを伝えるものは、少なくとも日本語版では見当たらない。
 本書は、LSI 設計業務に携わっている設計者やそれをサポートする EDAエンジニアを対象に、そのような現場でのノウハウを習得することを念頭に、実践で必要となる Spiceの内部のアルゴリズムとその効率的な使い方を理論と例題を通して学び、設計業務に活かして頂きたいとの願いから執筆された。
 長年設計者の近くで Spiceを実際に様々な目的で使って来た経験から、「これはやってはいけない」「パラメータ設定はこう考えましょう」といったポイントを押さえて記述されている。
 その理由の説明として、アルゴリズムが現場でどのように実践されているのかを念頭に解説されている。
 数学的記述の多いアルゴリズムの理論はややハードルが高い面があるが、それを知っているのと知らないのでは、Spiceの使い方に雲泥の差が出てしまう。
 読者としては、ある程度 Spiceの利用経験や知識のある人を想定しているので、初心者用の使い方の説明や、ネットリスト、コマンドの詳細な説明は行われておらず、賢く使うためのエッセンスの方を重視している。

目次

第1章 Spice回路シミュレータとは

第2章 基本的解析アルゴリズム

 2.1 回路図
 2.2 ネットリスト

  2.2.1 ネットリストの例
  2.2.2 スケール文字
 2.3 回路行列とその作成方法
 2.4 回路方程式の表記
 2.5 回路行列は疎行列
 2.6 直流動作点(DCOP)解析

  2.6.1 非線形素子を含む回路行列 1
  2.6.2 ニュートン(Newton-Raphson)反復法
  2.6.3 非線形素子を含む回路行列 2
  2.6.4 LU分解法
  2.6.5 LU分解の簡単な例
  2.6.6 DCOP解析の簡単な例
  2.6.7 解析時間の分析
  2.6.8 BDDを用いたLU分解の並列化
  2.6.9 DC感度解析
 2.7 交流(AC)解析
  2.7.1 AC解析
  2.7.2 AC感度解析
  2.7.3 MOSトランジスタの等価回路
  2.7.4 AC雑音(ノイズ: Noise)解析
  2.7.5 入力換算ノイズ
 2.8 直流(DC)解析の使い方
  2.8.1 DC解析の計算手順
  2.8.2 DC解析のオプション・パラメータ
  2.8.3 ノードセット(.nodeset)とその利用
  2.8.4 フリップフロップ(FF: Flip Flop)回路に対する .nodeset の有効性
  2.8.5 インバータ・チェイン回路に対する .nodeset の有効性
  2.8.6 gminDCの役割と注意点
  2.8.7 gminDC の影響
  2.8.8 ホモトピー(Homotopy)法とその利用
 2.9  AC解析の使い方
 2.10 過渡(Transient)解析とその使い方

  2.10.1 過渡解析計算手順
  2.10.2 過渡解析のオプション・パラメータ
  2.10.3 過渡解析の収束判定
  2.10.4 Tmaxを使う理由
  2.10.5 過渡解析でgmin が 0 でよい理由
  2.10.6 積分法とその選択
  2.10.7 積分法の違いと使い分け
  2.10.8 積分法の切り替え
  2.10.9 台形法によるリンギング
  2.10.10 台形法でリンギングが起こる理由
  2.10.11 Gear2法によるダンピング(減衰)
  2.10.12 局所打切り誤差(LTE)と刻み時間制御
  2.10.13 trtolによる時間刻み調整
  2.10.14 電荷保存
   2.10.14.1 MOSの容量モデルの問題
   2.10.14.2 KCL違反の問題
  2.10.15 高速Spice(Fast Spice)
   2.10.15.1 高速化のアイデア
   2.10.15.2 緩和法による計算
   2.10.15.3 緩和法の適用例
 2.11 離散フーリエ(DFT)解析
  2.11.1  DFTの一般的な注意点
  2.11.2 サンプリングを等間隔にする
 2.12 モンテカルロ(Monte Carlo)解析
  2.12.1 LSIの特性ばらつきについて
  2.12.2 統計用語
  2.12.3 アナログ特性は非正規分布になることが多い
  2.12.4 標準偏差とNQ値の違い
  2.12.5 モンテカルロ解析の必要サンプル数
  2.12.6 モンテカルロ解析とMOSばらつきパラメータの設定
  2.12.7 MOSの電流ばらつきの分布図
  2.12.8 MOSのF/S コーナーと分布の関係
 2.13 その他の解析
  2.13.1 交流(AC)伝達関数
  2.13.2 極と零点
   2.13.2.1 Secant法
   2.13.2.2 Muller法
   2.13.2.3 PZ(極と零点)解析の例
  2.13.3 散乱(S: Scattering)パラメータ解析
  2.13.4 反射係数(TDR)解析
  2.13.5 安定性(STB)解析
  2.13.6 回路の最適化(Circuit Optimization)

第3章 高度な解析アルゴリズム
 3.1 過渡雑音(Transient Noise)解析

  3.1.1 ホワイトノイズ源の生成
  3.1.2 周波数依存ノイズ源の生成
  3.1.3 雑音源の改良
 3.2 伝達関数の近似
  3.2.1 伝達関数の近似 AWE法
 3.3 線形回路の縮退 PACT
 3.4 電気回路以外への応用
 3.5 アナログ動作記述(AHDL:Analog Hardware Description Language)
 3.6 電源解析(Power Grid Analysis)

  3.6.1 電源解析の手順
  3.6.2 電源解析の計算方法
 3.7 高周波(RF:Radio Frequency)解析
  3.7.1 シューティング法(Shooting Method)
  3.7.2 ハーモニック・バランス法(Harmonic Balance Method)
 3.8 LU分解並列高速化の新手法
  3.8.1 寄生素子の完全等価モデル BaryCenter Model
  3.8.2 LU分解の大規模階層並列化

第4章 応用例
 4.1 シフトレジスタの初期値設定の例
 4.2 論理基本セルの特性検証

  4.2.1 論理セル(特性)ライブラリ
  4.2.2 論理遅延計算方法
  4.2.3 セル特性抽出ツール
 4.3 高速インターフェース(Interface)におけるタイミング検証
  4.3.1 タイミング検証の課題とSTAを使った解決策
  4.3.2 AOCVの決め方
 4.4 モンテカルロ解析によるアナログ特性の検証
  4.4.1 オペアンプ回路の歩留まり検証
  4.4.2 アナログ回路の歩留まり検証フロー提案
 4.5 CMOSイメージセンサにおける各種精度オプションの設定と解析
  4.5.1 テスト回路の説明
  4.5.2 Spiceの精度オプションの決定
 4.6 過渡雑音解析の実施例
  4.6.1 乗算器での例
  4.6.2 PLL(Phase Locked Loop)のジッター解析
 4.7 Verilog-Aの記述とシミュレーション例
  4.7.1 シグマデルタADC(ΣΔADC)の解析
   4.7.1.1 ΣΔADCのEXCELでの解析
   4.7.1.2 ΣΔADCのVerilog-Aでの解析
  4.7.2 PLLのVerilog-Aでの解析
 4.8 ストレートボールの軌跡
  4.8.1 ストレートボール軌道計算
  4.8.2 回路方程式の導出
  4.8.3 回路の作成

引用文献・索引

本書籍申し込みはこちらから → 

ページトップへ