……Zoomオンライン受講
……見逃し視聴選択可
○高性能・多機能なチップレットを実現するための材料・技術を最新動向や現状課題も交えて俯瞰的に解説！
○前提基礎知識から、2.5D/3D、Beyond 3D、CPOなどの各集積技術、ハイブリッド接合やガラス基板などのコア技術、生成AIなど大規模計算システムに要求される冷却技術まで。
講師
東京大学 システムデザイン研究センター（d.lab） 特任研究員 川野 連也 氏
講師紹介
1989年3月 大阪大学大学院工学研究科修士課程修了、2008年9月 東京工業大学（現、東京科学大学）大学院総合理工学研究科博士後期課程修了。1989年 日本電気株式会社に入社。裏面照射型赤外線イメージセンサ、Cu/Low-k配線、積層DRAM、FOWLP等の先端実装の研究開発に従事。NECエレクトロニクス、ルネサスエレクトロニクスを経て、2011年 EV Group Japanに入社。技術部門長として接合技術等のソリューション提供を統括。2015年シンガポール国立研究所のIMEにシニアサイエンティストとして着任。FOWLP、ハイブリッドボンディングなどの国際連携コンソーシアムをプロジェクトリーダーとして遂行。2022年1月より東京大学に着任、チップレット実装技術、三次元実装技術、先端実装材料の研究プロジェクトを遂行中、現在に至る。
＜その他関連セミナー＞
半導体製造プロセス 一覧はこちら
日時・受講料・お申込みフォーム
●日時：2025年8月26日(火) 13:00-17:00 ＊途中、小休憩を挟みます。
●受講料：
【オンライン受講（見逃し視聴なし）】：1名 46,200円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき35,200円
【オンライン受講（見逃し視聴あり）】：1名 51,700円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき40,700円
＊学校法人割引：学生、教員のご参加は受講料50％割引。→「セミナー申込要領・手順」を確認ください。
●録音・録画行為は固くお断りいたします。
お申込みはこちらから
配布資料・講師への質問など
●配布資料は、印刷物を郵送で1部送付いたします。
・お申込みの際にお受け取り可能な住所を必ずご記入ください。
・郵送の都合上、お申込みは4営業日前までを推奨します。（土、日、祝日は営業日としてカウントしません。）
・それ以降でもお申込みはお受けしておりますが（開催1営業日前の12:00まで）、その場合、テキスト到着がセミナー後になる可能性がございます。ご了承の上お申込みください。
・資料未達の場合などを除き、資料の再配布はご対応できかねますのでご了承ください。
●当日、可能な範囲でご質問にお答えします。（全ての質問にお答えできない可能性もございます。何卒ご了承ください。）
●本講座で使用する資料や配信動画は著作物であり、無断での録音・録画・複写・転載・配布・上映・販売などは禁止いたします。
●ご受講に際しご質問・要望などございましたら、下記メールアドレス宛にお問い合わせください。
req@*********（*********にはjohokiko.co.jpを入れてください）
オンラインセミナーご受講に関する各種案内（必ずご確認の上、お申込みください。）
※メールアドレスの記載誤りについては、以下へご連絡お願いいたします。
req@*********（*********にはjohokiko.co.jpを入れてください）
→Skype／Teams／LINEなど別のミーティングアプリが起動していると、Zoomで音声が聞こえない、カメラ・マイクが使えないなどの事象が起きる可能性がございます。お手数ですが、これらのアプリは閉じた状態にてZoomにご参加ください。
→音声が聞こえない場合の対処例
→一部のブラウザは音声が聞こえないなどの不具合が起きる可能性があります。
対応ブラウザをご確認の上、必ず事前のテストミーティング をお願いします。
（iOSやAndroidOS ご利用の場合は、アプリインストールが必須となります）
→見逃し視聴について、 こちらから問題なく視聴できるかご確認ください。（テスト視聴動画へ）パスワード「123456」
＜見逃し視聴ご案内の流れ・配信期間詳細＞
セミナーポイント
■はじめに：
半導体回路の微細化は数十年に渡り半導体デバイスの高集積化、低消費電力化、低コスト化を同時にもたらしてきたが、このような従来のスケーリングには限界が来ている。特に先端デバイスの設計コストが1製品100億円を超えたり、本来のトランジスタ性能を活かすことができず放熱でシステム性能が決められる時代が来ている。このような状況にあっても、実装におけるスケーリングの余地はまだまだ大きい。特に異なるプロセスや既存チップを組み合わせるチップレットの広がりによって、高密度実装への期待は拡大し、実装への要求内容も急速に変化している。本講座ではこのような高密度実装技術を俯瞰し、さらなる高性能・多機能なチップレットパッケージを実現するために必要とされる実装技術、基板技術および冷却技術について解説する。
■受講対象者：
半導体製造、組立＆テスト、製造装置、実装材料の各メーカー、半導体プロセス・実装分野での研究開発・製造に携わる方（初心者から中級者まで）
■本セミナーで習得できること：
・チップレット時代における先端パッケージの必要性とそれを実現するための技術の将来予測
・最先端インターポーザー技術、基板技術、実装材料技術
・先端実装における取り組むべき課題とその解決手段
・ECTC2025などの最新国際学会における技術動向
など
セミナー内容
１．はじめに －チップレットの必要性－
1.1 先端パッケージの変遷とチップレット化
1.2 チップレット化を促進するドライビングフォース
1.3 配線密度向上およびパッケージ大型化の技術トレンド
1.4 設計・デバイス・プロセス・実装の全体最適化（DTCO/STCO）
1.5 TSMCが進める先端パッケージ3DFabricプラットフォーム
２．高密度実装技術のアプリケーション
2.1 2nmテクノロジーノード以降のデイバス構造およびパッケージ構造の変化
2.2 高密度実装を要求するロジックアプリケーションとその要求仕様
2.3 高密度実装を要求するメモリアプリケーションとその要求仕様
2.4 高密度実装を要求するイメージセンサアプリケーションとその要求仕様
３．チップレットを実現するパッケージ形態とベンチマーク
3.1 Siインターポーザーを用いた2.5D/3D集積技術
3.2 Siブリッジを用いた2.xD/3D集積技術
3.3 高密度配線基板を用いた2.xD/3D集積技術
3.4 Beyond 3Dを目指したさらなる高集積化技術
3.5 光電融合を実現するCPO集積技術
４．チップレットのカギとなるハイブリッド接合技術およびそのプロセス課題
4.1 マイクロバンプ接合の微細化限界とハイブリッド接合
4.2 ウェハレベルハイブリッド接合のプロセスフローと課題
4.3 ハイブリッド接合に必要な検査工程
4.4 チップレベルハイブリッド接合のプロセスフローとその課題
4.5 高歩留まりハイブリッド接合を実現するためのプロセス技術
５．チップレットに要求される基板技術、材料技術
5.1 ガラスコア基板の技術課題と業界動向
5.2 基板大型化と低コスト化を目指すパネルレベルパッケージング
5.3 高密度チップレット実装を支える材料技術（放熱材料、アンダーフィル材料、層間絶縁膜材料、銅めっき材料）
６．生成AIなどの大規模計算システムに要求される冷却技術
6.1 半導体パッケージの冷却技術概説
6.2 スーパーコンピューター富岳に使われる冷却技術
6.3 シリコンチップを直接冷却するオンチップ冷却技術
6.4 システム全体を冷却液に浸す液浸冷却技術
6.5 チップの内部に冷却液を入れて放熱するマイクロ流体冷却技術
＜質疑応答＞
お申込みはこちらから
