【2026年6月10日開催セミナーのアーカイブ配信】

レジストの基礎・要求特性と最先端技術トレンド

～ウエハープロセスからパッケージング工程まで～

日時・受講料・お申込みフォーム

●視聴可能期間：2026年8月1日～2026年8月31日（申込締切：8月24日）
　＊2026年6月10日開催セミナーのアーカイブ配信です。期間中は何度も繰り返しご視聴できます。
　＊視聴に必要な情報（視聴URL、パスワード、資料のダウンロードリンクなど）は別途メールで送付いたします。
　　・7月29日の11:30より前にお申込みの方：8月1日に視聴用URLなどを送付予定です。
　　・7月29日の11:30以降にお申込みの方：お申込み後3日以内（土日祝除く営業日ベース）に視聴用URLを送付します。
　　　→4営業日経過しても視聴用URLがお手元に届かない場合、弊社までご一報ください。
　　連絡先：joho-lms@*********（*********にはjohokiko.co.jpを入れてください）

●動画時間：約4時間33分

●受講料：
【アーカイブ配信】：1名50,600円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき39,600円

＊5名以上でのお申込の場合、更なる割引制度もございます。
　ご希望の方は、以下より別途お問い合わせ・お申込みください。
　joho-lms@*********（*********にはjohokiko.co.jpを入れてください）
＊学校法人割引：学生、教員のご参加は受講料50％割引。

→「LMS・アーカイブ配信申込要領・手順」を確認ください。

お申込みいただく前に　※かならずご一読ください。

●ご視聴の流れ：
・視聴に必要な情報（視聴URL、パスワード、資料のダウンロードリンクなど）は別途メールで送付いたします。
　7月29日の11:30より前にお申込みの方：8月1日に視聴用URLなどを送付予定です。
　7月29日の11:30以降にお申込みの方：お申込み後3日以内（土日祝除く営業日ベース）に視聴用URLを送付します。

・上記までにメールが届かない場合は迷惑メールフォルダ等ご確認のうえ、弊社まで必ずご一報ください。
　連絡先：joho-lms@*********（*********にはjohokiko.co.jpを入れてください）
・視聴期間の延長は出来ませんので、ご了承ください。
・請求書は、別途郵送で送付いたします。

●配布資料
・PDFなどのデータで共有いたします（共有可能なもののみとなりますのでご了承ください）。
・配布資料の再配布は対応できかねます。必ず期限内にダウンロードください。

●アーカイブ配信では原則講師へのご質問はお受けできませんのでご了承ください。

●事前に必ず以下のサンプルページより動作確認をしてからお申込みください。
情報機構テスト用動画へ→
パスワード：123456

●本セミナーで使用する資料や配信動画は著作物であり、録音・録画・複写・転載・配布・上映・販売およびそれに類する行為を禁止いたします。

●動作確認やシステム設定に関するサポートは弊社では行っておりませんので、PC設定等のお問い合わせはご遠慮ください。

●お申込みに関してお問い合わせなどございましたら、下記メールアドレスまでご連絡ください。
joho-lms@*********（*********にはjohokiko.co.jpを入れてください）

セミナーポイント

■はじめに：
　メモリー、マイクロプロセッサ等の半導体の高集積化の要求は、携帯端末、情報機器等の高性能化に伴い益々大きくなっています。一方、生成AIの進化と共に莫大なデータ処理がデータセンターや基地局に集まりその処理を超高速度に低消費電力かつ低損失に行うために、半導体チップに対して更なる大きな要求がなされています。このためリソグラフィ技術による微細化（半導体前工程）に加えて、先端パッケージ（半導体後工程）がクローズアップされています。
　本講演では、半導体のトレンド、デバイス、リソグラフィ、パッケージの最新の各ロードマップを述べた後、リソグラフィの基礎を解説します。次にデバイスの微細化を支えるレジストについて基礎とEUVレジスト、EUVメタルレジストをはじめとする最新技術、剥離技術の詳細を解説します。次に先端パッケージ技術の基礎と課題、今後の展望を解説します。続いてパッケージ技術に用いられる厚膜レジストをはじめとする種々のレジストの特性、用途を述べます。今後の微細化が求められるチップ間の接続に必要な再配線層（RDL:Re-Distribution Layer）形成プロセスと用いる材料の要求・課題、今後の展望を解説します。最後にレジストの技術展望、市場動向についてまとめます。

■受講対象者：
・本テーマに興味のある企業の研究者、技術者、製造販売担当、新規事業開発担当、企画担当、特許担当、市場アナリスト、特許アナリストの方
・これらの職種を希望される学生の方

■必要な予備知識：
基本から解説しますので予備知識は不要です。

■本セミナーで習得できること：
・リソグラフィの基礎知識
・レジストの基礎知識・最先端技術
・レジスト剥離技術の基礎知識・最先端技術
・EUVレジスト、EUVメタルレジストの基礎知識・最先端技術
・先端パッケージ技術の基礎知識
・パッケージ技術で用いられるレジストの基礎知識・最先端技術
・再配線層（RDL）形成プロセスと用いる材料の最先端技術
・レジストのビジネス動向
など

セミナー内容

１．ロードマップ
　1-1　半導体のトレンド
　1-2　デバイスのロードマップ
　1-3　リソグラフィのロードマップ
　　1-3-1　リソグラフィへの要求特性
　　1-3-2　微細化に対応するリソグラフィ技術の選択肢
　1-4　パッケージのロードマップ
　1-5　最先端デバイスの動向

２．リソグラフィの基礎
　2-1　露光
　2-2　マスク
　　2-2-1　光近接効果補正（OPC）
　2-3　レジストプロセス
　　2-3-1　ハードマスクプロセス

３．レジストの基礎と最新技術、剥離技術
　3-1　溶解阻害型レジスト
　　3-1-1　g線レジスト
　　3-1-2　i線レジスト
　3-2　化学増幅型レジスト
　　3-2-1　KrFレジスト
　　3-2-2　ArFレジスト
　　3-2-3　化学増幅型レジストの安定化技術
　3-3　ArF液浸レジスト/トップコート
　　3-3-1　ArF液浸リソグラフィの特徴
　　3-3-2　ArF液浸レジスト/トップコートの要求特性
　　3-3-3　ArF液浸レジスト/トップコートの設計指針
　3-4　EUVレジスト
　　3-4-1　EUVレジストの特徴
　　3-4-2　EUVレジストの要求特性
　　3-4-3　EUVレジストの設計指針
　　　3-4-3-1　EUVレジスト用ポリマー
　　　3-4-3-2　EUVレジスト用酸発生剤・クエンチャー
　　　　3-4-3-2-1　光分解性クエンチャー
　　3-4-4　EUVレジストの課題と対策
　　　3-4-4-1　感度/解像度/ラフネスのトレードオフ
　　　3-4-4-2　ランダム欠陥（Stochastic Effects）
　　3-4-5　EUVレジストの動向
　　　3-4-5-1　ネガレジストプロセス
　　　3-4-5-2　ポリマーバウンド酸発生剤を用いる化学増幅型レジスト
　　3-4-6　EUVメタルレジスト
　　　3-4-6-1　EUVメタルレジスト用材料
　　　3-4-6-2　EUVメタルレジストの反応機構
　　　3-4-6-3　EUVメタルレジストの性能と開発動向
　　3-4-7　EUVメタルドライレジストプロセス
　　　3-4-7-1　EUVメタルドライレジストプロセス用材料
　　　3-4-7-2　EUVメタルドライレジストプロセスの反応機構
　　　3-4-7-3　EUVメタルドライレジストプロセスの性能と開発動向
　　3-4-8　レジストの剥離技術
　　　3-4-8-1　剥離液の種類と特性
　　　3-4-8-2　剥離液の用途

４．先端パッケージ技術の基礎と課題、今後の展望
　4-1　Flip-Chip BGA（FC-BGA）
　4-2　Fan-Out Wafer-Level Package (FOWLP)
　　4-2-1　Integrated Fan-Out（InFO）
　4-3　2.5Dパッケージ
　　4-3-1　シリコンインターポーザー型（CoWoS-S、I-CubeS）
　　4-3-2　有機インターポーザー型（CoWoS-R、R-Cube）
　　4-3-3　シリコンブリッジ型（CoWoS-L、EMIB、I-CubeE）
　4-4　3D-IC
　　4-4-1　ウエハーボンディング
　　4-4-2　シリコン貫通電極（TSV）

５．パッケージ技術に用いられるレジストの特性・用途
　5-1　厚膜レジスト
　　5-1-1　厚膜レジストの用途
　　5-1-2　厚膜レジストの性能と課題
　　5-1-3　厚膜レジストの材料
　5-2　ドライフィルムレジスト
　5-3　ソルダーレジスト

６．再配線層（RDL）形成プロセスと用いる材料の現状と要求・課題、今後の展望
　6-1　ロードマップ
　6-2　SAP方式
　6-3　ダマシンCMP方式
　　6-3-1　ダマシンCMP用パターン形成方法
　　6-3-2　ダマシンCMP方式に用いる材料の要求特性

７．レジストの技術展望、市場動向

＜質疑応答＞