……Zoomオンライン受講
……見逃し視聴選択可
★2.xD、3D集積技術や光電融合技術、微細配線形成技術、微細接合技術等に対応する半導体パッケージ基板設計や求められる信号品質・電源品質対応等について俯瞰！
★電気電子専門以外の方も理解できるよう、基礎的なところから解説します。
講師
公立千歳科学技術大学 大学院理工学研究科 准教授 博士（工学） 大島 大輔 氏
＊ご略歴：
2004年4月日本電気株式会社(NEC)入社。中央研究所にて、受動素子や能動素子（半導体）内蔵基板の電気設計技術開発に従事。
2012年5月に本社部門に異動後、
2016年9月東京工業大学大学院総合理工学研究科物理電子システム創造専攻後期博士課程修了。
2019年10月より技術研究組合光電子融合基盤技術研究所(PETRA)に出向。光電融合デバイス向けパッケージ基板の電気設計技術開発に従事。
2020年11月日本アイ・ビー・エム株式会社入社。東京基礎研究所にて、ニューロモーフィックデバイス向けパッケージ基板の電気設計技術開発に従事。
2024年11月より現職。
＊ご専門および得意な分野・研究：
高速高周波デバイス向け実装設計
＊本テーマ関連のご活動：
エレクトロニクス実装学会 理事（編集副委員長）
＜その他関連商品＞
半導体製造プロセス 一覧はこちら
日時・受講料・お申込みフォーム
●日時：2026年9月17日(木) 10:30-16:30 ＊途中、お昼休みや小休憩を挟みます。
●受講料：
【オンライン受講（見逃し視聴なし）】：1名 50,600円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき39,600円
【オンライン受講（見逃し視聴あり）】：1名 56,100円(税込（消費税10％）、資料付)
＊1社2名以上同時申込の場合、1名につき45,100円
＊「見逃し視聴あり」でお申込の場合、当日のご参加が難しい方も後日セミナー動画の視聴が可能です。
＊学校法人割引：学生、教員のご参加は受講料50％割引。→「セミナー申込要領・手順」を確認ください。
＊5名以上でのお申込の場合、更なる割引制度もございます。
ご希望の方は、以下より別途お問い合わせ・お申込みください。
req@*********（*********にはjohokiko.co.jpを入れてください）
お申込みはこちらから
商品コード：AD2609M5
配布資料・講師への質問など
●配布資料はPDFなどのデータで配布いたします。ダウンロード方法などはメールでご案内いたします。
・配布資料に関するご案内は、開催1週前～前日を目安にご連絡いたします。
・準備の都合上、開催1営業日前の12:00までにお申込みをお願いいたします。
（土、日、祝日は営業日としてカウントしません。）
・セミナー資料の再配布は対応できかねます。必ず期限内にダウンロードください。
●当日、可能な範囲でご質問にお答えします。（全ての質問にお答えできない可能性もございます。何卒ご了承ください。）
●ご受講に際しご質問・要望などございましたら、下記メールアドレス宛にお問い合わせください。
req@*********（*********にはjohokiko.co.jpを入れてください）
オンラインセミナーご受講に関する各種案内（必ずご確認の上、お申込みください。）
※メールアドレスの記載誤りについては、以下へご連絡お願いいたします。
req@*********（*********にはjohokiko.co.jpを入れてください）
→Skype／Teams／LINEなど別のミーティングアプリが起動していると、Zoomで音声が聞こえない、カメラ・マイクが使えないなどの事象が起きる可能性がございます。お手数ですが、これらのアプリは閉じた状態にてZoomにご参加ください。
→音声が聞こえない場合の対処例
→一部のブラウザは音声が聞こえないなどの不具合が起きる可能性があります。
対応ブラウザをご確認の上、必ず事前のテストミーティング をお願いします。
（iOSやAndroidOS ご利用の場合は、アプリインストールが必須となります）
→見逃し視聴について、 こちらから問題なく視聴できるかご確認ください。（テスト視聴動画へ）パスワード「123456」
＜見逃し視聴ご案内の流れ・配信期間詳細＞
セミナーポイント
ここ数年、半導体業界ではチップレット技術が着目されています。従来の半導体デバイスは、微細化による高集積化により性能向上が図られていました。しかし、微細化の限界を超える性能向上へのニーズが増大したため、デバイスを複数（チップレット）に分割して半導体パッケージ基板で電気的に接続する形態へ変化してきました。
このようなチップレット時代においては、半導体パッケージ基板の電気設計技術の重要性が急速に増しています。さらに、半導体パッケージ基板の配線密度は半導体デバイス並みになることが要求されるため、単に配線設計技術が難化するだけでなく、微細配線形成技術と微細接続技術の開発が不可欠です。
また、高速・大容量化のニーズを満たすため、光技術と電子技術を融合させ同じ基板上に実装する、「Co-Packaged Optics（CPO）」も注目を集めていますが、光信号と電気信号を同じパッケージ基板上で扱うことから、留意すべき点や課題も散見されます。
そこで本セミナーでは、チップレット・CPO時代の半導体パッケージ基板を設計技術の立場から俯瞰し、その要件について解説します。
○受講対象：
半導体パッケージ基板の電気設計に携わる初級者の方。また、電気設計以外の開発に携わる方で、電気設計の要件について知りたい方。
○受講後、習得できること：
半導体パッケージ基板向けの電気設計の基礎知識が習得できます。電気電子分野以外の方でも理解しやすいよう、大学1〜2年程度の電気回路の基礎的なところから解説します。
電気設計の要件を理解することにより、ハイブリッドボンディングなどの微細接続技術開発、セミアディティブ工法などの微細配線形成技術開発、高周波特性が良好な材料開発の必要性、高密度な光電融合技術の必要性が理解できるようになります。
セミナー内容
1 最先端半導体とチップレット・CPO
1.1 微細化と高集積化
1.2 マルチチップモジュールとチップレット
1.3 チップレットの必要性
1.4 CPOの必要性
1.5 大量少品種と少量多品種
1.6 DFMとMFD
1.7 設計工程の高速化
2 チップレット・CPO向け半導体パッケージ基板
2.1 2.xD集積技術
2.2 3D集積技術
2.3 光電融合技術
2.4 高速伝送設計とシミュレーション技術
3 高密度配線を実現する実装技術
3.1 設計ルールとファンアウト配線
3.2 微細配線形成技術
3.3 微細接合技術
3.4 光チップレット技術
4 半導体パッケージ基板の信号品質
4.1 抵抗、インダクタ、キャパシタとインピーダンス
4.2 信号の入射と反射
4.3 信号線路と光導波路
4.4 信号線路の特性インピーダンス
4.5 光導波路の伝送モード
4.6 絶縁体材料のDk, Dfと信号品質への影響
4.7 配線の微細化と特性インピーダンス
4.8 シングルエンド伝送と差動伝送
4.9 Sパラメータの概念と見方
4.10 クロストークと抑制技術
4.11 多値変調技術による高速信号伝送
4.12 チップレット向け高速信号伝送の業界標準 UCIe（Universal Chiplet Interconnect Express）
4.13 アイパターンの概念と見方
5 半導体パッケージ基板の電源品質
5.1 Power Delivery Network(PDN)インピーダンスの概念とシミュレーションによる等価回路抽出
5.2 PDNインピーダンス低減対策
5.3 配線層数とPDNインピーダンスの関係
5.4 Back Side Power Delivery Network(BSPDN)の概念
5.5 CPOと電源品質
6 半導体パッケージ基板の応力設計と放熱設計
6.1 応力緩和の考え方と事例紹介
6.2 放熱の考え方と事例紹介
＜質疑応答＞
お申込みはこちらから
